Система дистанционного управления

Система дистанционного управления состоит из шифратора и дешифратора и позволяет управлять семью различными нагрузками. Оба устройства выполнены на КМОП-микросхемах и поэтому очень экономичны.

Для передачи команд используется число-импульсный код. Каждой нагрузке поставлена в соответствие своя команда (от одного до семи импульсов фиксированной длительности). Команды подаются поочередно. 

вход HS (вывод 17) - вход от "рычажного переключателя" (положение трубки);

вход DRS (вывод 10) - выбор частоты кодовой посылки (10 или 20 импульсов в секунду);

вход M/S (вывод 11) - выбор отношения импульс/пау

Первое нажатие кнопки подключает нагрузку, второе нажатие этой же кнопки отключает ее. Принципиальная схема шифратора изображена на рис.1, форма сигнала на его выходе - на рис.2 (эпюра 1). Особенность шифратора состоит в том, что его основой является ИМС импульсного номеронабирателя КР1008ВЖ10, в которую встроено большинство необходимых узлов. Рассмотрим микросхему номеронабирателя. Назначение выводов:

входы Y0-Y3 (выводы 13-16), Х0-Х2 (выводы 3-5) -подключение клавиатурной матрицы;

входы R1, C, R2 (выводы 7-9) - подключение внешних навесных элементов тактового генератора; вход U (вывод 1) - напряжение питания; вход OV (вывод 6) - общий; вход OVS (вывод 2) - общий вывод встроенного стабилизатора;

за (3:2 или 2:1);

вход NSA (вывод 12) - выход разговорного ключа (в данном случае не используется);

выход NSI (вывод 18) - выход импульсного ключа. Выходы NSI и NSA выполнены по схеме с открытым коллектором. Более подробно микросхема описана в [1].

Частота следования посылок 10 имп/с (вход DRS соединен с общим проводом), отношение импульс/пауза 2:1 (вход M/S соединен с "плюсом" источника питания), т.е. длительность посылки лог."0" равна 66,6 мс, лог.Т -33,3 мс. Выход импульсного ключа через "притягивающий" резистор R4 соединен с "плюсом" источника питания. При нажатии любой из кнопок на выходе импульсного ключа появляется импульсная последовательность частотой 10 Гц с числом импульсов, равным номеру нажатой кнопки и амплитудой, практически равной напряжению питания. Через буферные элементы DD2.1-DD2.2 она поступает на выход дешифратора (рис.2, эпюра 1). Цепочка R3C2 служит для начальной установки микросхемы номеронабирателя при включении питания.

С выхода шифратора (непосредственно или после модуляции - демодуляции) импульсная последовательность поступает на дешифратор (рис.3). На входе дешифратора установлен формирователь, состоящий из элементов DD1.1 "исключающее ИЛИ", R1, C1. Такой фор мирователь обладает свойствами триггера Шмитта и интегрирующей цепочки. Импульсы на его выходе имеют крутые фронты независимо от крутизны фронтов входных импульсов. Кроме того, он подавляет импульсные помехи малой длительности, так как конденсатор С1 не успевает зарядиться до порога переключения элемента DD1.1.

С выхода элемента DD1.1 импульсы поступают на детектор паузы, который собран на элементах DD1.2, R2, VD1, С2. Так же, как и DD1.1, элемент DD1.2 работает как усилитель - повторитель сигнала, поскольку один из его входов соединен с общим проводом.

Детектор паузы работает следующим образом. Первый отрицательный импульс последовательности, проходя через диод VD1 на вход элемента DD1.2, переключает его в состояние лог."0". В паузах между соседними импульсами последовательности конденсатор С2 заряжается через резистор R2, однако при этом напряжение на входе элемента DD1.2 не достигает порога переключения. Каждый последующий импульс через диод VD1 быстро разряжает конденсатор С2 (рис.2, эпюры 2 и 3), поэтому во время прохождения последовательности на выходе элемента DD1.2 будет лог."0". В паузах между последовательностями напряжение на конденсаторе С2 достигает порога переключения, и элемент DD1.2 переключается в лог."1".

Импульсы с выхода формирователя поступают также на счетный вход CN счетчика DD2.1, поэтому после окончания последовательности на его выходах присутствует двоичный код числа импульсов. Этот код поступает на адресные входы мультиплексора DD3. Лог."0" на выходе детектора паузы через элементы задержки DD1.3, DD1.4, r3, C3 поступает на инверсный вход V мультиплексора, разрешая прохождение сигнала со входа "X" на выход, код которого присутствует на адресных входах.

Через некоторое время t31 (около 100 мс), определяемое элементами R2, С2 детектора паузы, выход элемента DD1.2 установится в лог."1". Этот перепад со входа пройдет на один из выходов мультиплексора DD3, устанавливая соответствующий триггер в состояние лог.'Т' Повторная передача такой же последовательности установит этот же триггер в состояние лог."0". Через некоторое время t32 (рис.2, эпюра 4), определяемое элементами r3, C3, положительный перепад с выхода элемента DD1.4 поступает на вход сброса R счетчика DD2.1 и устанавливает его в исходное состояние; высокий уровень на выходе элемента DD1.4 переводит все каналы мультиплексора в разомкнутое состояние. Дешифратор готов к приему новой импульсной последовательности. Цепочка R11C4 устанавливает все триггеры в исходное состояние (лог."0") при включении питания.

Все входы неиспользуемых инверторов, счетчика, триггера подключены к общему проводу; тактовые входы используемых триггеров соединены с общим проводом через резисторы R4-R10, являющиеся одновременно нагрузкой выходов мультиплексора. К прямым выходам триггеров можно подключать ключи, управляющие нагрузкой.

Автор:  В. И. Василенко, г. Свердловск, Луганская обл.

Литература:

1. Интегральные микросхемы: Микросхемы для телефонии. Вып.1 - М.: Д0ДЭКА, 1994.

2. Шило В.Л. Популярные цифровые микросхемы: Справ. 2-е изд. Челябинск: Металлургия, 1989.